PATENT ABSTRACTS OF JAPAN

(11)Publication number :

61-005353

(43)Date of publication of application: 11.01.1986

(51)Int.Cl.

G06F 11/22 G05B 23/02 H04M 3/22

(21)Application number: 59-125680

(71)Applicant : NIPPON TELEGR & TELEPH CORP <NTT>

(22)Date of filing :

19.06.1984

(72)Inventor: MATSUSHITA SHIGEHIKO

INCIDENT AND INCID


HIBINO KAZUHISA

(54) TEST CONTROL SYSTEM

(57)Abstract:

PURPOSE: To reduce the memory capacity by storing a test program to a device to be controlled and connected to a main controller together with a result output part and therefore attaining a test for the function of the device to be controlled from both the main controller and said device to be controlled.

CONSTITUTION: A control part 22 is started by a test indication part 24 and stores a single test mode to a specific address in a memory part 23. Then the part 22 reads a test program out of the part 23 and executes a function confirming test of a device 2 to be controlled. The result of this test is informed to a test result output part 25. A command is sent to the device 2 that is started by a main controller 1 via a connection interface line. An interface part 21 informs a test execution indication given from the contoller 1 to the part 22. This information is stored to a specific address of the part 23. Then the test program is read out of the part 23, and the function confirming test of the device 2 is executed. The result of this test is stored to the part 23 and then delivered to an input/output device 11 when the test is over.



⑩日本国特許庁(JP)

⑩特許出願公開

[®] 公開特許公報(A)

昭61-5353

€NInt,Cl,⁴

識別記号

庁内整理番号 7368-5B ❷公開 昭和61年(1986)1月11日

G 06 F 11/22 G 05 B 23/02 H 04 M 3/22 7368-5B A-7429-5H 7406-5K

審査請求 有 発明の数 1 (全4頁)

砂発明の名称 試験制御方式

②特 顧 昭59-125680

❷出 顧昭59(1984)6月19日

79発明者 松下 茂

- - -------

武蔵野市緑町3丁目9番11号 日本電信電話公社武蔵野電

気通信研究所内

Ø発 明 者 日 比 野 和 久

武蔵野市緑町3丁目9番11号 日本電信電話公社武蔵野電

気通信研究所内

⑦出 願 人 日本電信電話株式会社

te tte

②代 理 人 弁理士 磯村 雅俊

東京都千代田区内幸町1丁目1番6号

明期有

- 1.発明の名称 試験影響方式
- 2. 特許請求の範囲

(1) 主制舞装置に接続された設制舞装置の機能を、主制舞装置または被制舞装置から傷別に試験し得る試験制御方式に対して、前部を開放して、前部を開放して、対象を持ち、対象を持ち、対象を持ち、対象を持ち、対象を持ち、対象を持ち、対象を持ち、対象を持ち、対象が対象を行うの対象が対象を行うの対象に基づいては歌を行う場合は、前部記試験があるの対示に基づいては歌を行う場合は、前部記試験があるの対示に基づいては歌を行う場合は、前記試験がプログラムを変することを特徴とする試験制御方式。

3.発明の詳細な観明

(発明の利用分野)

本務明は、主制舞装置に接続された被制御装置の機能を、主制御装置または被制御装置から個別

に試験するのに好適な試験制制方式に関する。 (森田の智事)

従来、データチャネル、バス、適信リンク等を 介して主制無数配に接続される被制御数配の機能 を試験する方式として次のような方式がある。

①被制御装置の機能確認用の試験プログラムを 主制御装置例に備え、該プログラムにより予め定 められている被制御装置の入出カインターフェー ス機能条件を試験する。

②試験プログラムを備えた主制御装置を使用せず、被制御装置単独でも自己の機能確認が行えるよう、単熟試験専用の機能を被制御装置に付加し、主制御装置に接続された被制御装置の機能を、主制御装置または額制御装置から無別に試験する。

①の方式の場合は、試験プログラムを主制御数 優から被制御装置へ転送する必要があり、主制御 装置の処理に負担がかかという欠点がある。また、 試験プログラムのデバグ時には、主制御装置と被 制御装置とを接続し、主制御装置に備えられた試 験プログラムのバグ情報をデータ化して被制御装

特開昭61-5353(2)

置から虫制御装置に転送してもらう必要があるため、主制御装置で試験プログラムをファイル化する際の作業が複雑となり、試験プログラムのデバケの効率が良くないという欠点がある。

全制舞装置の負担を軽減するためには②の方式 により被制御装置が単独で機能確認する方が良い が、この方式には次のような欠点がある。

〔発明の目的〕

本発明の目的は、上記のような従来技術の欠点

を改著するため、定制御装置に接続された彼制御装置の機能を、主制御装置または被制御装置から 個別に試験し得る試験制御方式において、メモリ 容量の低減化、試験プログラムの追加、変更の容 易化を図ることにある。

(発明の概要)

[発明の実施例]

以下、水発明の一実施例を図面に基づいて説明

する.

第1回は本発明の一実施例を選用した主制御装置と被制御装置の構成型である。

次に、上記構成において、被制御装置 2 が単独 で試験を行う際の動作について説明する。 制揮回路部22は、試験指示部24から試験実行の起動を受けると、試験実行起動が試験預示部24からかけられた旨、すなわち、単独試験である皆の表示を、記憶回路部23内の特定各地等に記憶させる。その後、制御医路部22は記憶回路部23に格納されている試験プログラムを読み出し、被制御装置2の機能確認試験を実行する。試験結果は、制御図路部22から試験結果出力部25へ適知される。

政験結果出力部25への通知方式として、被例 存装置2の個々の機能に対する試験結果を一括し 環知知する方式を採用した場合は、個々の試験結果 果を取次、配憶回路部23に格納し、全体の試験結果 が終了した後、試験結果の全体を一括して試験結 果出力部25へ出力する。試験結果の出力先は 制御回路部22が、試験実行起動が被制御設置2 の試験指示部24からかけられたものであること を、予め配価回路部23に配憶しておいた上記数 示に基づいて判断することにより決定する。

なお、被制御裝置2の個々の機能に対する試験

特開昭61-5353(3)

結果をその都度通知する方式では、 医験結果が得られるたびに 制御凹路 2 2 はその内容を試験結果 出力部 2 5 へ通知する。

次に、主制御装置Iから試験実行指示が起動された場合の動作について説明する。

主制御装置 1 は被制御装置 2 に対し、接続インタフェース線 3 を介して試験実行指示を示すマンドを送出する。インタフェース部 2 1 はほ 割つ で と 数 取って 数 数 で 力 を で あると 関 郷 の の 数 数 で 方 る と 試験 変 行 担 が 主 制 御 教 復 1 から か は の ま か ら な と 試験 変 で あると 試験 変 で か ら れ た 智 の 表 か の な が な に 記 他 回 略 都 2 3 の 予 め 次 め ら れ た 領 域 に 格 納 し て い く 。

制御回路部22は、試験が完了すると、試験実行担示が主制御装置しからの起動に基づくことを、 予め歓定した記憶四略型23の特定番地内の情報 知を接続インタフェース編3を介して行う。主制 御装置1は該通知を受け取ると、インタフェース 部21を起動し、記憶回路部23内の特定領域に 格納されている試験結果を主制御装置1へ転送さ せ、被制御装置2の試験結果を判断し、試験結果 を入出力装置11に出力する。 なお、主制御装置1への試験完了通知は、上記

に基づいて判断し、主制御装置1への試験完了通

なお、主制御護置1への試験完了通知は、上記のような全ての試験が完了するごとに試験完了を 用せず、個々の試験が完了するごとに試験完了を 通知する方式を採用することも可能である。また、 試験完了時、被制御装置2が主制御装置1へ通知 する方式を説明したが、通知する方式とはせず、 主制御装置1で時間監視を行うことにより被制御 装置2の試験完了を間接的に判断する方式を採用 することも可能である。

このように、本実施例によれば、被制御装配 2 の記憶図路部 2 3 に格納した試験プログラムを、単独試験時と主制御装置 1 からの試験実行起助時の2つの場合に共用化しているため、システム全

〔発明の効果〕

以上裁明したように、本発明によれば、主制得 装置に接続された被制制装置の機能を、主制約装 留または被制御装置から傾別に試験し得る試験制 御方式において、メモリ容素の低減化、試験プロ グラムの追加、変質の容易化を図ることができる。 4.図面の簡単な説明

第1回は、本発明の一実施例による試験制御方

式を適用した主制御祭置と被領御装置の構成関で ある。

1: 主制御装置、2:被制御装置、3:接続インタフェース禁、1:1:入め力装置、2:1制御 四路部、2:3:記憶回路部、2:4:試験指示部、 2:5:試験結果出力部。

特許出順人 日本電信電話公社 代源人 弁理士 礦 村 粮 俊石雕 阿雅縣

特開昭61-5353(4)

